本书为“十二五"普通高等教育本科国家级规划教材,皆荣获全国高等学校优秀教材奖.优秀教材全国特等奖,科技进步二等奖和优秀教材一等奖。

本次修订进一步弱化了中规模器件属性,突出了组合与时序基本单元模块的原理,加强了用Verilog HDL设计实现逻辑电路的相关内容,数模与模效转换器的内容更加贴近实际应用。

全书共11章,分别是:数字逻辑概论,逻辑代数与硬件描述语言基础,逻辑门电路,组合逻辑电路,锁存器和触发器,时序逻辑电路,半导体存储器，FPGA和CPLD,脉冲波形的变换与产生,敏模与模数转换器,数字系统设计基础。附录中列出电气简图用图形符号—二进制逻辑单元(GB/T4728.12—2008)简介,常用基本逻辑符号对照表,编写Verilog HDL测试模块,ModelSim仿真软件的使用,Quartus Prime 软件的使用。

本书可作为高等学校电气类,电子信息类,自动化类等专业"数字电子技术基础”课程的教材,也可供相关.工程技术人员参考。